3C-2V/5C-2V同軸電纜。
單總線。
遠(yuǎn)程I/O網(wǎng)(遠(yuǎn)程I/O站)。
可構(gòu)成大規(guī)模靈活網(wǎng)絡(luò)系統(tǒng)的MELSECNET/絡(luò)模塊。
MELSECNET/絡(luò)系統(tǒng)包括在控制站－普通站間通信的PLC間網(wǎng)絡(luò)和在遠(yuǎn)程主站--遠(yuǎn)程I/O站間通信的遠(yuǎn)程I/O網(wǎng)絡(luò)Q170MCPU-S1參數(shù)設(shè)置教程。
光纖回路系統(tǒng)……實(shí)現(xiàn)了10Mbps/25Mbps的高速通信Q170MCPU-S1
站間距離、總電纜距離長，抗干擾性強(qiáng)Q170MCPU-S1參數(shù)設(shè)置教程。
同軸總線系統(tǒng)……采用低成本同軸電纜，網(wǎng)絡(luò)構(gòu)建成本低于光纖回路網(wǎng)絡(luò)。
雙絞線總線系統(tǒng)……結(jié)合使用高性價(jià)比的網(wǎng)絡(luò)模塊與雙絞線電纜，
網(wǎng)絡(luò)系統(tǒng)的構(gòu)建成本非常低。輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
輸入輸出軟元件點(diǎn)數(shù)：8192點(diǎn)。
程序容量：60K步。
基本運(yùn)處理速度（LD指令）：1.9ns。
程序內(nèi)存容量：240KBQ170MCPU-S1參數(shù)設(shè)置教程。
外圍設(shè)備連接端口：USB、以太網(wǎng)（通信協(xié)義支持功能）。
存儲卡I/F：SD存儲卡、擴(kuò)展SRAM卡。
方便處理大容量數(shù)據(jù)。
以往無法實(shí)現(xiàn)標(biāo)準(zhǔn)RAM和SRAM卡文件寄存器區(qū)域的連續(xù)存取，
在編程時(shí)需要考慮各區(qū)域的邊界。
在高速通用型QCPU中安裝了8MB SRAM擴(kuò)展卡，
可將標(biāo)準(zhǔn)RAM作為一個(gè)連續(xù)的文件寄存器，
容量多可達(dá)4736K字，從而簡化了編程Q170MCPU-S1(選型資料)。
因此，即使軟元件存儲器空間不足，
也可通過安裝擴(kuò)展SRAM卡，方便地?cái)U(kuò)展文件寄存器區(qū)域。
變址寄存器擴(kuò)展到了32位，從而使編程也可越了傳統(tǒng)的32K字，
并實(shí)現(xiàn)變址修飾擴(kuò)展到文件寄存器的所有區(qū)域Q170MCPU-S1(選型資料)。
另外，變址修飾的處理速度對結(jié)構(gòu)化數(shù)據(jù)（陣列）的運(yùn)算起著重要作用，
該速度現(xiàn)已得到提高。
當(dāng)變址修飾用于反復(fù)處理程序（例如從FOR到NEXT的指令等）中時(shí)，可縮短掃描時(shí)間。
支持USB和RS232Q170MCPU-S1(選型資料)。

支持安裝記憶卡。

多CPU之間提供高速通信。
縮短了固定掃描中斷時(shí)間，裝置化。
固定周期中斷程序的小間隔縮減至100μs。
可準(zhǔn)確獲取高速信號，為裝置的更加化作出貢獻(xiàn)。
通過多CPU進(jìn)行高速、機(jī)器控制。
通過順控程序的直線和多CPU間高速通信（周期為0.88ms）的并列處理，實(shí)現(xiàn)高速控制。
多CPU間高速通信周期與運(yùn)動控制同步，因此可實(shí)現(xiàn)運(yùn)算效率大化。
此外，新的運(yùn)動控制CPU在性能上是先前型號的2倍，
確保了高速、的機(jī)器控制。程序容量：252 K步。
輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
輸入輸出元件數(shù)：8192點(diǎn)。
處理速度：0.034μs。
程序存儲器容量：1008 KB。
支持USB和RS232。
型CPU加上一套豐富及強(qiáng)大的過程控制指令。
通過多CPU進(jìn)行高速、機(jī)器控制。
通過順控程序的直線和多CPU間高速通信（周期為0.88ms）的并列處理，實(shí)現(xiàn)高速控制。
多CPU間高速通信周期與運(yùn)動控制同步，因此可實(shí)現(xiàn)運(yùn)算效率大化。
此外，新新的運(yùn)動控制CPU在性能上是先前型號的2倍，
確保了高速、的的機(jī)器控制Q170MCPU-S1參數(shù)設(shè)置教程Q170MCPU-S1選型手冊。
將在運(yùn)動CPU上使用的軸伺服放大器的到位信號作為觸發(fā)器，
從可編程控制器CPU向第2軸伺服放大器執(zhí)行軸啟動，
到伺服放大器輸出速度指令為止的時(shí)間。
這一時(shí)間為CPU間數(shù)據(jù)傳輸速度的指標(biāo)。