通用輸出功能：源型。
程序容量：260K步。
基本運算處理速度：9.5ns。
通信接口：USB/Ethernet。
程序容量：20K步。
控制方式：存儲程序反復(fù)運算ly10r2使用方法。
輸入輸出點數(shù)：4096點。
附帶端蓋。
高200kHz的PWM控制。
在PWM輸出模式下，通過設(shè)定ON時間和周期時間，
還可更改占空比，并輸出小周期為5μs的高速脈沖ly10r2
除了照明的調(diào)光控制、簡易電機控制和加熱器控制，
還可用于要求高分辨率的檢測設(shè)備的振蕩器等廣泛領(lǐng)域。
CPU內(nèi)置功能可通過編程工具輕松設(shè)定ly10r2使用方法。
各內(nèi)置I/O功能的設(shè)定可通過編程工具的參數(shù)設(shè)定輕松進行。
可用5μs的單位進行的工件測量在脈沖測量模式下，
可用小5μs的單位對輸入信號的ON/OFF時間(短200μs)進行測量。
例如，測量傳感器輸入的ON時間后，
可準確計算出通過傳感器的工件的“移動速度”和“長度”。SSCNETⅢ/H 遠程站。
傳輸速度：150Mbps。
帶端蓋。
發(fā)揮SSCNETⅢ/H遠程站的作用
SSCNETⅢ/H主機模塊是將MELSEC-L系列輸入輸出模塊及智能功能模塊連接至SSCNETⅢ/H的模塊。
可作為運動控制器的遠程站，
實現(xiàn)I/O模塊及智能功能模塊等的靈活配置，
減少裝置的配出ly10r2使用方法。輸入輸出（DC/差動）。
輸入點數(shù)：12點（DC5V/DC24V/差動通用）。
脈沖輸入速度：高8M pulse/s（2MHz）。
輸出點數(shù)：8點（DC5V～DC24V）6點（差動）。
脈沖輸出速度：高8M pulse/s（2MHz）。
高速且穩(wěn)定的輸入輸出響應(yīng)
可實現(xiàn)不受CPU模塊的運算處理和總線性能影響的高速響應(yīng)，
通過硬件處理實現(xiàn)穩(wěn)定的輸入輸出響應(yīng)。
LD40PD01內(nèi)配備了外部輸入輸出接口及FPGA，
因此可實現(xiàn)不受CPU模塊掃描時間和總線性能影響的高速控制（實現(xiàn)μs指令的輸入輸出響應(yīng)時間）。
可實現(xiàn)穩(wěn)定輸入輸出響應(yīng)（處理時間的偏差為ns級）。
通過直觀的專用工具進行FPGA設(shè)定。
在FPGA設(shè)計過程中可省去以往必須的設(shè)計處理（ HDL記述、邏輯合成和時間驗證），
減少作業(yè)工時。收到產(chǎn)品后可立即使用專用工具進行動作驗證，可大幅縮短設(shè)計工時。電纜長度：0.6m。
重量：0.19kg。
定定義1：由一根或多根相互緣的導(dǎo)體和外包緣保護層制成，
將電力或信息從一處傳輸輸?shù)搅硪惶幍膶?dǎo)線ly10r2用戶手冊ly10r2用戶手冊。
定義2：通常是由幾根或幾組導(dǎo)線（每組至少兩根）絞合而成的類似繩索的電纜，
每組導(dǎo)線之間相互緣，并常圍繞著一根中心扭成，
整個外面包有高度緣的覆蓋層。
電纜具有內(nèi)通電，外緣的特征。