應(yīng)用：擴(kuò)展用。
適合安全標(biāo)準(zhǔn)：EN954-1類別4，ISO13849-1 PLe。
安全輸入點(diǎn)數(shù)：1點(diǎn)。
使用專用設(shè)定工具直觀地進(jìn)行配置。
構(gòu)成設(shè)定使用豐富的組件可輕松、快捷地設(shè)定硬件構(gòu)成Q03UDVCPU基礎(chǔ)知識(shí)。
創(chuàng)建邏輯對(duì)于安全設(shè)備，通過(guò)使用自動(dòng)生成的標(biāo)簽的FB可以方便地創(chuàng)建邏輯。
邏輯的導(dǎo)入和導(dǎo)出。
可以只把對(duì)輸入輸出模塊的連接設(shè)定和通過(guò)功能塊創(chuàng)建的應(yīng)用邏輯作為一個(gè)設(shè)定文件進(jìn)行存儲(chǔ)，
或者從已保存設(shè)定文件進(jìn)行讀取Q03UDVCPU更換用電池Q03UDVCPU基礎(chǔ)知識(shí)。
初始電壓3.0V。
更換用大容量電池模塊，帶電纜。
電流容量：18000mAh。
使用壽命：5年。
外形尺寸：98*55.2*87mm輸入：2通道。
輸入：熱電偶/微電壓/電壓/電流。
轉(zhuǎn)換速度(輸入)：25ms/2通道。
采樣周期：25ms/2通道Q03UDVCPU基礎(chǔ)知識(shí)。
輸出：DC4~20mA。
轉(zhuǎn)換速度(輸出)：25ms/2通道。
18點(diǎn)端子臺(tái)。
帶5種PID控制模式。
適合于溫度控制、流量控制等快速響應(yīng)對(duì)象控制的回路控制模塊。
回路控制模塊具有與速度成正比的PID控制格式和25ms的采樣周期，
支持、高分辨率熱電偶輸入、微小電壓輸入、電壓輸入、電流輸入和電流輸出Q03UDVCPU(應(yīng)用功能)。
合適用于高速的升降溫度控制和壓力控制、流量控制等要求高速響應(yīng)的應(yīng)用。
可連接符合JIS、IEC、NBS、ASTM標(biāo)準(zhǔn)的熱電偶。
通過(guò)微小電壓、電壓、電流輸入傳感器，可對(duì)各種輸入范圍進(jìn)行模擬量值測(cè)量。
提供程序控制功能，可同時(shí)根據(jù)具體的時(shí)間要求自動(dòng)更改目標(biāo)值(SV)和PID常數(shù)[比例帶(P)、積分時(shí)間(I)、微分時(shí)間(D)]，
以及串級(jí)控制功能，允許以通道1為主站，通道2為從站進(jìn)行控制Q03UDVCPU(應(yīng)用功能)。輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
輸入輸出軟元件點(diǎn)數(shù)：8192點(diǎn)。
程序容量：30K步Q03UDVCPU(應(yīng)用功能)。
基本運(yùn)處理速度（LD指令）：1.9ns。
程序內(nèi)存容量：120KB。
外圍設(shè)備連接端口：USB、以太網(wǎng)（通信協(xié)義支持功能）。
存儲(chǔ)卡I/F：SD存儲(chǔ)卡、擴(kuò)展SRAM卡。
方便處理大容量數(shù)據(jù)。
以往無(wú)法實(shí)現(xiàn)標(biāo)準(zhǔn)RAM和SRAM卡文件寄存器區(qū)域的連續(xù)存取，
在編程時(shí)需要考慮各區(qū)域的邊界。
在高速通用型QCPU中安裝了8MB SRAM擴(kuò)展卡，
可將標(biāo)準(zhǔn)RAM作為一個(gè)連續(xù)的文件寄存器，
容量多可達(dá)4736K字，從而簡(jiǎn)化了編程。
因此，即使軟元件存儲(chǔ)器空間不足，
也可通過(guò)安裝擴(kuò)展SRAM卡，方便地?cái)U(kuò)展文件寄存器區(qū)域。
變址寄存器擴(kuò)展到了32位，從而使編程也可越了傳統(tǒng)的32K字，
并實(shí)現(xiàn)變址修飾擴(kuò)展到文件寄存器的所有區(qū)域。
另外，變址修飾的處理速度對(duì)結(jié)構(gòu)化數(shù)據(jù)（陣列）的運(yùn)算起著重要作用，
該速度現(xiàn)已得到提高。
當(dāng)變址修飾用于反復(fù)處理程序（例如從FOR到NEXT的指令等）中時(shí)，可縮短掃描時(shí)間。
支持USB和RS232。

支持安裝記憶卡。

多CPU之間提供高速通信。
縮短了固定掃描中斷時(shí)間，裝置化。
固定周期中斷程序的小間隔縮減至100μs。
可準(zhǔn)確獲取高速信號(hào)，為裝置的更加化作出貢獻(xiàn)。
通過(guò)過(guò)多CPU進(jìn)行高速、機(jī)器控制Q03UDVCPU結(jié)構(gòu)化編程手冊(cè)。
通過(guò)順控程序的直線和多CPU間高速通通信（周期為0.88ms）的并列處理，實(shí)現(xiàn)高速控制Q03UDVCPU基礎(chǔ)知識(shí)。
多CPU間高速通信周期與運(yùn)動(dòng)控制同步，因此可實(shí)現(xiàn)運(yùn)算效率大化。
此外，新的運(yùn)動(dòng)控制CPU在性能上是先前型號(hào)的2倍，
確保了高速、的機(jī)器控制。